Tukiasemien moniantennivastaanotinalgoritmit tulevaisuuden matkaviestinjärjestelmissä
Väitöstilaisuuden tiedot
Väitöstilaisuuden päivämäärä ja aika
Väitöstilaisuuden paikka
Linnanmaa, sali L10
Väitöksen aihe
Tukiasemien moniantennivastaanotinalgoritmit tulevaisuuden matkaviestinjärjestelmissä
Väittelijä
Diplomi-insinööri Tuomo Hänninen
Tiedekunta ja yksikkö
Oulun yliopiston tutkijakoulu, Tieto- ja sähkötekniikan tiedekunta, Centre for Wireless Communications
Oppiaine
Tietoliikennetekniikka
Vastaväittäjä
Professori Jarmo Takala, Tampereen teknillinen yliopisto
Kustos
Professori Markku Juntti, Oulun yliopisto
Korkean tason suunnittelutyökalut mahdollistavat tietoliikennealgoritmien FPGA/ASIC -toteutuksen suoraan C-kielen pohjalta
Väitöstyössä tutkittiin edistyksellisiä vastaanotinrakenteita, joilla saavutetaan neljännen ja viidennen sukupolven matkaviestinjärjestelmien tavoitetiedonsiirtonopeus kohtuullisella kompleksisuudella. Työssä keskitytään ns. nousevaan siirtosuuntaan eli päätelaitteesta tukiasemaan tapahtuvaan tiedonsiirtoon.
Tietokonesimulaatiot osoittavat työssä esitetyn vastaanotinrakenteen parantavan suorituskykyä huomattavasti perinteiseen tukiasemavastaanottimeen verrattuna. Vastaanottimelle ehdotetaan ilmaisinalgoritmia, joka tarjoaa parhaan kompromissin suorituskyvyn ja kompleksisuuden suhteen valitussa käyttöympäristössä. Käytännön FPGA toteutuksissa käytetään useita ns. korkean tason suunnittelutyökaluja (high-level synthesis, HLS) ja todetaan että tämä suunnittelumenetelmä on kehittynyt merkittävästi viimeisen kahdeksan vuoden aikana. HLS nopeuttaa tuotekehitysprosessia huomattavasti verrattuna käsinkirjoitettuun laitteistokuvauskieleen (esim. VHDL). Tämä suunnittelutapa saattaa osaltaan mahdollistaa kustannustehokkaan digitaalisuunnittelun säilymisen kotimaassa.
Tietokonesimulaatiot osoittavat työssä esitetyn vastaanotinrakenteen parantavan suorituskykyä huomattavasti perinteiseen tukiasemavastaanottimeen verrattuna. Vastaanottimelle ehdotetaan ilmaisinalgoritmia, joka tarjoaa parhaan kompromissin suorituskyvyn ja kompleksisuuden suhteen valitussa käyttöympäristössä. Käytännön FPGA toteutuksissa käytetään useita ns. korkean tason suunnittelutyökaluja (high-level synthesis, HLS) ja todetaan että tämä suunnittelumenetelmä on kehittynyt merkittävästi viimeisen kahdeksan vuoden aikana. HLS nopeuttaa tuotekehitysprosessia huomattavasti verrattuna käsinkirjoitettuun laitteistokuvauskieleen (esim. VHDL). Tämä suunnittelutapa saattaa osaltaan mahdollistaa kustannustehokkaan digitaalisuunnittelun säilymisen kotimaassa.
Viimeksi päivitetty: 23.1.2024